Лекция. Обзор стандарта ibis. Создание и использование ibis моделей
Лекция. Обзор стандарта IBIS. Создание и использование IBIS моделей.
ЭМС трактуется как способность технического средства работать в реальной электромагнитной обстановке одновременно с другими техническими средствами, не создавая помех им.
Для решения задач ЭМС применяют моделирование. Моделирование необходимо для того, чтобы ускорить процесс проектирования печатной платы и отдельных ее узлов, а также для выявления проблем ЭМС в процессе проектирования устройства, а не в момент тестирования уже готовых образцов продукции.
Моделирование целостности сигнала, выполняемое на уровне печатной платы, начинается с составления описаний электрических характеристик кристаллов микросхем, закладываемых в модель, корпусов микросхем и печатных дорожек. Целью этого этапа является получение обоснованных описаний компонентов схемы – описаний, достаточно точных для качественного моделирования и при этом не настолько сложных, чтобы с ними было трудно работать. Среди всей информации выделяют необходимые параметры. Эти параметры могут быть представлены в виде файла описания схемы в стандарте SPICE (более подходит для моделирования БИС) или файла спецификации стандарта IBIS.
Говоря о моделях целостности сигнала, мы имеем в виду кривую сигнала во времени, на которой видны «звон», перекрестные помехи или дребезг земли. Такие модели могут быть рассчитаны с помощью специализированного программного обеспечения, предназначенного для анализа целостности сигналов, например, программа ICX компании Mentor Graphics.
Недостатки алгоритмов, используемых в программах моделирования типа SPICE.
Одним из факторов, существенно осложняющих работу SPICE, является сложность схемы. При моделировании реальных схем в SPICE приходится иметь дело с сотнями или тысячами узлов схемы и вольтамперных характеристик. Для обработки таких массивов данных может потребоваться очень сложная сложная программа, но методология моделирования и в этом случае ничем не отличается от той, которая используется для моделирования простой двухэлементной цепи. Независимо от числа узлов схемы, программа SPICE все равно работает методом задания начальных значений и подбора подходящего решения путем итерации.
Если действительно нужно моделировать каждый транзистор, то нет иного выхода, кроме как включить компьютер и оставить его «перемалывать» данные (иногда этот процесс занимает недели). Но если цель состоит всего лишь в том, чтобы промоделировать «звон» и перекрестные помехи в линиях, соединяющих интегральные схемы, то стоит подумать об использовании технологии моделирования, изложенной в стандарте I/O Buffer Information Specification (IBIS). Модель по этой технологии строится проще и рассчитывается быстрее, чем полная модель на уровне отдельного транзистора. Она обеспечивает достаточно точную оценку «звона» и перекрестных помех.
Технология IBIS реализуется на основе предварительно подготовленных таблиц вольт-амперных характеристик и ряда дискретизированных сигналов, характеризующих интегральные схемы, работающие в общей схеме. Суть метода состоит в том, что программа последовательно проходит каждую ветвь, запуская каждый источник сигнала, рассчитывая сигналы на входах всех приемников для положительных и отрицательных переходов входных сигналов. Затем путем анализа полученного набора принятых сигналов выделяются значения выброса, «звона», времени установления и перекрестных помех в каждой ветви, соответствующие наихудшему случаю.
Отрывок статьи, опубликованной в журнале PC Design в апреле 1997 года.
«…Согласующие нагрузки являются ключевым инструментом решения проблем, вызванных переходными колебательными процессами, хотя до сих пор многие разработчики цифровой электроники не знают, как определить условия, при которых возникнет «звон», какого типа согласование потребуется для решения проблемы и в каком месте его следует разместить. Слишком часто приходится видеть платы, усыпанные контактными площадками под согласующие нагрузки во всех ветвях, в расчете на то, что инженер, отлаживающий работу схемы, протестирует вручную каждую ветвь, установит согласующие нагрузки там, где это потребуется, и скорректирует таблицу соединений. Неужели нельзя делать это проще? Неужели нет возможности автоматизировать этот процесс? Наше спасение – в IBIS.»
Спецификация интерфейса буфера ввода-вывода, также известная как ANSI/EIA-656, была широко принята среди производителей EDA, производителей полупроводников и специалистов по разработке систем. Эта спецификация описывает IBIS-модели (I/O Buffer Information Specification), которые используются для анализа целостности сигналов и перекрестных искажений в цифровых печатных платах.
Спецификация поддерживается не только большинством производителей интегральных схем, но и подавляющим большинством систем проектирования и моделирования. Стандарт начал развиваться, начиная с 1993 года с версии 1.0, в данный момент используется версия 4.2, принятая во второй половине 2004 года.
Сущность IBIS заключается в том, что в спецификации приводится описание свойств только входных и выходных буферов, причем под буфером понимается часть схемы, непосредственно связанная с тем или иным сигнальным выводом. Сами буферы представляют в виде схем замещения:
Рис. 1. Стандартная модель входного буфера в IBIS моделировании.
Рис. 2. Стандартная модель выходного буфера в IBIS моделировании.
Рассмотрим рис. 1 и рис. 2. Здесь C_pkg, L_pkg и R_pkg представляют собой физические характеристики вывода ИС – емкость «на землю», индуктивность и активное сопротивление. По IBIS-стандарту при описании конкретной ИС можно задавать как одинаковые для всех выводов параметры (при задании характеристик корпуса), так и индивидуально. Как правило, эти характеристики одинаковые для всех выводов, поскольку с технологической точки зрения наиболее удобен корпус, в котором все выводы одинаковы. Но бывают и исключения (это обычно связано с внутренним устройством ИС).
В качестве GND_Clamp и POWER_Clamp обозначены диоды, и их назначение неочевидно. Действительно, пока напряжение питания лежит в интервале от 0 до +Vcc, оба диода заперты и ток через них практически не течет. Но если напряжение выходит за этот интервал, то такой режим работы, как правило аварийный, вызывает весьма существенный ток через один из диодов. В зависимости от типа логики при напряжениях на входе ИС вне указанных пределов переходы полевых и биполярных транзисторов могут оказываться в инверсном режиме, что приведет к протеканию через переход достаточно большого тока. Этот ток необходимо также учитывать. Таким образом, оказывается, что в данной модели эти диоды необходимы, хотя в случае упрощения, а также при других типах логики они могут быть исключены. Диоды POWER_Clamp и GND_Clamp иногда называют антизвонными, т.к. они гасят колебательные процессы, которые возникают при высоких частотах включения.
Емкость C_comp отражает наличие инерционных свойств буферов. При этом емкость, как правило, рассматривается на шину заземления. Однако такой подход справедлив только в том случае, если индуктивность и сопротивление питающей шины невелики. В противном случае емкости входа (выхода) микросхемы не могут быть объединены в одну эквивалентную, поскольку шины питания и заземления не будут замкнуты накоротко по переменному току.
В отдельных случаях обнаруживается необходимость включения параллельно емкости нелинейного сопротивления, которое отражает поведение входного буфера в статическом режиме при различном напряжении на нем. Это сопротивление не входит в стандартную модель, но может быть описано в рамках IBIS. Однако, согласно IBIS-стандарту, это не делается, чтобы не усложнять процесс моделирования. Такое упрощение означает, что вход микросхемы нс потребляет тока, что допустимо не для всех типов логики.
Кроме рассмотренных элементов моделей, на рис. 2 условно изображены два источника тока, которые обозначены как Pull_down и Pull_up. Это условные обозначения нелинейных сопротивлений, которые включаются соответственно к шинам заземления и питания. Их сопротивления меняются при переключении выходного буфера в противоположное логическое состояние, а в статическом режиме зависят только от напряжения на них. В режиме логической единицы сопротивление Pull_up мало, сопротивление Pull_down велико, в состоянии логического нуля сопротивление Pull_up велико, Pull_down — мало. Когда значение сопротивления Pull_up или Pull_down мало, ток через него зависит от напряжения на нем и моделирует выходную ВАХ соответственно в режимах логической единицы или логического нуля.
Выходной буфер управляется сигналом специальной формы. Это может быть трапеци-еидальный сигнал, ограниченный значениями 0 и 1 В. Сигнал такого вида иногда называют нормированным. Он может быть сформирован на основании преобразования входного сигнала, поступившего на какой-либо входной буфер. Переключение осуществляется за счет зависимости сопротивлений Pull_up и Pull_down от уровня нормированного сигнала.
Технология IBIS позволяет создать функциональное описание передатчика или приемника, не раскрывая подробностей о его внутреннем устройстве, т.е. производители могут с помощью IBIS модели конкретно показать достоинства новых конструкций, не раскрывая фирменных секретов конкурентам.
В заключение необходимо подчеркнуть, что IBIS является международным стандартом описания электрических характеристик интегральных передатчиков и приемников, что стандарт IBIS определяет, как вносить разнообразные параметры интегрального передатчика или приемника в стандартный файл данных IBIS, но не определяет, что с ними делать дальше.
[File Name] rcpath-test.ibs
[Source] From silicon level SPICE model.
[Notes] The following information is for illustration purposes only and
does not conform to any known device.
[Disclaimer] See above.
[Copyright] Copyright (C) 2005 The IBIS Open Forum
Ibis model что это
КАК РАЗРАБАТЫВАТЬ IBIS-МОДЕЛИ
Хотя изготовление IBIS-моделей по измерениям возможно и дает наилучший результат, это не только непросто, но и недешево. Этот процесс требует большого количества специального оборудования, мастерства и информации о приборе, которой часто отсутствует, если, конечно, у вас нет друзей среди разработчиков ИМС. наилучшими на сегодняшний день остаются модели, разработанные производителями интегральных схем на основе моделирования из качественной аналоговой модели.
IBIS-модели (I/O Buffer Information Specification) используются для анализа целостности сигналов и перекрёстных искажений в цифровых печатных платах. Данная спецификация описывается стандартами EIA и ANSI (656-A) и поддерживается большинством производителей интегральных схем, поставляющих на рынок IBIS-модели своих изделий. С другой стороны, данный формат поддерживается почти всеми системами проектирования и моделирования.
Что представляет собой формат IBIS? Это формат внешнего описания электронного устройства как “чёрного ящика” без учёта его внутренней структуры и особенностей функционирования. Упрощённо этот формат можно представить как попытку представить интегральную микросхему в виде резистивной матрицы из комплексных сопротивлений.
Как правило, параметры IBIS-модели получаются на основе знания вольтамперной характеристики для различ¬ных логических состояний выводов по постоянному току, паразитных параметров корпуса и передаточных характеристик на идеальной резистивной нагрузке. Такой подход означает, что получить IBIS-модель можно либо выполнив ряд тестовых измерений при соответствующих условиях, либо выполнив полное SPICE-моделирование внутренней схемы устройства.
В идеальном случае все поставляемые на рынок электронные компоненты должны иметь разработанные производителем IBIS-модели. И хотя имеющиеся библиотеки достаточно обширны, всегда существует вероятность, что какое-либо изделие (например, новое) будет в них отсутствовать. Кроме того, качество имеющихся моделей может быть недостаточным.
Если у какой-либо микросхемы IBIS-модель отсутствует, то как правило, отсутствует и точная SPICE-модель. Математическое моделирование в этом случае становится невозможным, а значит разработчику не остаётся ничего другого, как жертвовать точностью или самостоятельно строить IBIS-модель на основе физических измерений. В последнем случае, он сможет получить корректную модель конкретного устройства.
Хотя теория, стоящая за физическими измерениями, необходимыми для получения IBIS-модели, является достаточно простой, её практическая реализация может быть значительно затруднена. Учёт паразитных эффектов, конфигурирование микросхемы для получения правильных состояний на выводах, точное определение высокоскоростных передаточных характеристик и данных, изменяющихся в процессе её функционирования, могут оказаться очень непростым, а то и вовсе невозможным делом.
Представим, что нам требуется разработать IBIS-модель некоторой воображаемой микросхемы, упакованной в корпус PGA с 200 выводами, что нормально для большинства современных микроконтроллеров. Микросхема имеет пару многоразрядных шин данных с тремя состояниями, шины адреса и управления и многое другое. Рассмотрим пошаговую процедуру создания IBIS-модели.
1. Определение типов выводов
Во-первых, никак не хотелось бы обмерять все 200 выводов. В идеале обмерить бы только один вывод каждого I/O типа (например, драйвер 20 мА, двунаправленный вывод, КМОП-приёмник). Для этого необходимо найти в сопроводительной документации соответствующую информацию и сгруппировать выводы по I/O типу. Даже если это не всегда возможно, можно надеяться, что поведение различных выводов одной шины будет идентичным. Для нашего случая, будем считать, что нам удалось уменьшить число типов выводов до десяти.
2. Установка выводов в нужное состояние
Если для управления исследуемым прибором нам потребуется построить некоторую схему, то это может оказаться довольно трудно, дорого и может потребовать дополнительного времени. Если предполагается обмерять несколько микросхем разного типа, то это может оказаться неоправданно дорого. Однако, предположим, что наше устройство поддерживает периферийное сканирование согласно промышленному стандарту JTAG Boundary Scan IEEE 1149.1 и позволяет управлять состоянием своих выводов через имеющийся в кристалле последовательный порт с обычного персонального компьютера.
3. Конфигурирование тестируемой ИМС
В дополнение к управляющим линиям JTAG, нам потребуется подвести к исследуемому устройству ряд других важных сигналов, например, как минимум, одно напряжение питания, землю и измерительный зонд. Если мы собираемся тестировать только одно устройство, то все эти сигналы можно завести непосредственно к нужным выводам. Если предполагается обмер нескольких однотипных изделий (особенно в корпусах BGA или SOIC), то будет полезно изготовить тестовую плату с колодкой и разъёмом для подключения.
4. Измерение вольтамперных характеристик
Завершив все подготовительные операции, мы можем подать на исследуемое устройство питание и установить выводы DATA0 в нужное состояние. Сначала измерим вольтамперные характеристики, для чего установим вывод DATA0 в состояние с низким уровнем (LOW), начнём изменять напряжение на нём и одновременно измерять ток. Для этого лучше всего использовать программируемый источник напряжения, который сможет должным образом варьировать напряжение и защитить микросхему от перегрузки по току. Сохраним все полученные данные и повторим все измерения для состояний с высоким уровнем (HIGH) и высоким импедансом (HIGHZ).
5. Проведение измерений на переменном токе
Для формирования IBIS-модели необходимо выполнить измерения ряда переходных характеристик. Такие характеристики представляют собой регистрацию формы выходного сигнала драйвера на идеальной резистивной нагрузке. Для микросхем стандарта КМОП такая нагрузка представляет собой два резистора по 50 Ом на «землю» и на питание. Причём для исключения паразитных эффектов нагрузка должна быть подключена непосредственно к выводу устройства.
Число точек изменения по времени должно быть достаточным для получения правильного представления о форме переднего и заднего фронтов. Если вывод имеет время нарастания порядка 1 нс, то число временных отсчётов должно быть не меньше 10. Все снятые переходные характеристики должны быть засинхронизированы относительно начального момента времени, что может быть сделано с помощью тактового генератора JTAG.
6. Паразитные параметры выводов
Для получения качественной IBIS-модели нам нужно знать паразитную ёмкость и индуктивность вывода. Предположим, что эти данные приведены в документации на изделие.
7. Построение модели
Теперь, когда у нас имеются все необходимые данные, мы можем конвер¬тировать их в модель IBIS. Само по себе это непросто, и нам потребуется специ¬альная программа. Однако, по мнению автора, идеального пакета для этой за¬дачи сейчас на рынке не существует и, возможно, вам придётся написать такую программу самостоятельно. Самой сложной задачей здесь будет получение откорректированной вольтамперной характеристики, необходимой для формирования IBIS-модели.
Итак, мы получили IBIS-модель. Насколько она хороша? Чем мы можем это подтвердить? В формате IBIS мы можем вводить данные как минимальные, типовые или максимальные. Как охарактеризовать наши данные, ведь мы провели всего одно измерение? Опыт показывает, что большинство современных микросхем имеют очень малые отклонения параметров от типового значения и поэтому единственное измерение даёт адекватные данные для типовой модели.
Насколько точны были наши измерения, и правильно ли была построена измерительная установка? Все ли паразитные эффекты мы учли? Не было ли индуктивных петель? Правильно ли были выбраны размеры и полоса пропускания зонда? Какова точность измерения переходной характеристики? Давал ли наш JTAG-коммутатор правильную и надёжную синхронизацию с опорными точками?
Ответы на эти вопросы можно получить или от эксперта в этой области, или на основе дополнительных экспериментов.
При проведении измерений мы сделали ряд предположений:
• Мы предположили, что микросхема соответствовала требованиям JTAG. Это очень оптимистичное предположение, так как обычно периферийное сканирование поддерживают не более 50% сложных компонентов.
• Измерение переходных характеристик высокоскоростной микросхемы требует очень хорошего стенда и опытного персонала.
• Управление исследуемым устройством и автоматическая регистрация данных являются очень непростым делом, но они необходимы, если предполагается обработка большого количества изделий.
• Мы предположили, что поведение микросхемы может быть полностью описано на основе простых измерений фронтов. Для технологий это допущение неверно.
Если любое из этих предположений неверно, мы получили плохую IBIS-модель или вообще ничего не получили.
УСЛУГИ ТРЕТЬИХ ФИРМ
Ряд независимых компаний специализируются на создании IBIS-моделей по результатам измерений. Клиент передаёт им свои изделия (и деньги) и получает готовую модель.
Из числа таких компаний можно отметить фирму DYNAMICS Research Corporation.
Из приведённого выше перечня операций и оборудования вполне разумно заключить, что формирование IBIS модели даже для чипа умеренной сложности займёт не менее трёх недель и будет стоить от 10 до 20 тысяч долларов. Для большинства конечных пользователей эта цифра выходит за пределы разумного диапазона. Чтобы снизить стоимость, фирма должна сделать что-либо для компенсации, например, организовать многократную продажу полученной модели или предоставления иных услуг. Именно это объясняет, почему нет множества измерительных компаний.
Конечно, лучше всего не заниматься самостоятельным созданием IBIS-моделей, а получать их откуда-нибудь, и лучше, чтобы эта модель была получена на основе прямых измерений.
Большинство компаний-производителей интегральных схем тратят огромные средства, чтобы получить высокоточные аналоговые модели, которые хорошо коррелируются с кремниевым оригиналом. Эти низкоуровневые модели (в SPICE или некотором другом подходящем внутреннем формате) используются разработчиками микросхем для создания или моделирования внутренних схем. Таким образом, такую аналоговую модель можно считать выполненной по коррелированным измерениям. С помощью программ моделирования по ним могут быть созданы IBIS-модели. Такой путь проще, чем прямые измерения, так как устраняются проблемы, связанные с точностью и неидеальностью компонентов. Более того, в этом случае задача может быть упрощена разбиением схемы на модули и анализом его как многокаскадного устройства.
Хотя изготовление IBIS-моделей по измерениям и возможно (причём даёт наилучший результат), это не только непросто, но и недёшево. Этот процесс требует большого количества специального оборудования, мастерства и информации о приборе, которой часто нет в наличии, если у вас нет хороших отношений с разработчиками ИМС.
Услуги третьих фирм, специализирующихся на создании IBIS-моделей, дороги. Наилучшими на сегодняшний день остаются модели, разработанные производителями интегральных схем на основе моделирования из качественной аналоговой модели.
Перевод статьи
Дж. Пауэлл
Как разрабатывать IBIS-модели
EDA Expert, 10(73), 2002
SamsPcbGuide, часть 13: Использование IBIS-моделей
В этой спонтанной статье решил поделиться опытом применения IBIS-моделей на примере простой задачи.
Большая часть печатных плат, трассировкой которых я занимался, малогабаритные, с высокой плотностью монтажа и применением бескорпусных микросхем – специфика разработки СВК (англ. SIP), а в остальных случаях тоже удавалось обходиться электрически короткими линиями. На одной из последних плат потребовалось использовать ассиметричные линии управления длиной порядка 15 см, причём в спецификации на одну из микросхем фронты сигнала tR были заявлены равными 2 нс. Напомню (статья здесь, чтобы много не повторяться), что критерием электрически короткой линии является:
где TD – временная задержка линии. Я часто встречал ½ в этой формуле, но указанный критерий более жёсткий, поэтому использовать лучше его, а для остальных случае применять моделирование.
Очевидно, что критерий не выполняется. Стал читать про согласование и понял, что этот раздел в книге мне не очень нравится. Как раз потому, что на практике я серьёзно с этой задачей не сталкивался. Стал разбираться и нашёл неплохую статью про согласование, где, в частности, есть рекомендации по согласованию для различных типов сигналов. Для КМОП-сигналов рекомендовалась последовательная схема, что, собственно, логично.
В качестве управляющей микросхемы в проекте используется ПЛИС, поэтому решил промоделировать распространение сигнала в линии. Для этой задачи используются IBIS-модели, содержащие стандартизованное описание параметров входных и выходных каскадов микросхем. Вот неплохая краткая статья, дающая базовое представление о структуре IBIS-моделей.
Скачал IBIS-модель ПЛИС с сайта производителя, теперь нужно было её прикрутить к линии передач и выполнить моделирование. Самым простым и доступным решением, что я нашёл – это использование «старого-доброго» Micro-Cap, который теперь ещё и абсолютно бесплатный. Вот здесь читаю описание того, как применять IBIS-модели. Не работает. Ладно, нахожу ту же самую IBIS-модель, на которую ссылается руководство, скачиваю, повторяю схему (рис. 1) уже один-в-один. Всё равно не работает.
Я уже думал пробовать в Altium Designer моделирование выполнить, но обращаю внимание на строчку в текстовом описании параметров компонентов (рис. 2) – активный уровень у разрешающего сигнала низкий. Меняю схему, всё работает, сначала 74AHC00, а потом и нужная мне IBIS-модель ПЛИС. Дальше уже дело техники – по использованию Micro-Cap есть видео-уроки.
Добавить IBIS-модель в схему достаточно просто при всём неудобстве Micro-Cap в целом. Меню Component → Analog Primitives → IBIS → IBIS_Output5 или IBIS_Input3. В появившемся меню IBIS Model Creator (рис. 3) указываем путь к файлу модели *.ibs и выбираем конкретную реализацию. Здесь же графически отображаются параметры модели – типовые и предельные.
С помощью схем, представленных на рис. 4, определяются выходные сопротивления драйвера для высокого и низкого уровней напряжения. Это нужно для выбора согласующего резистора RSER = Z0 — ROUT, здесь ROUT — среднее значение между ROH и ROL.
Для ПЛИС выходные каскады конфигурируемые, поэтому в IBIS-модели огромное количество вариантов, которые отличаются типом выхода, уровнями напряжения, нагрузочной способностью, скоростью нарастания фронта. Мне нужны были 3,3-вольтовые КМОП, у Xilinx их три типа, в зависимости от длительности фронта – Fast, Slow и QueitIO. Перебирая различные варианты драйвера в упрощённой схеме сигнальной линии (рис. 5), пришёл к выводу, что на стороне ПЛИС обойдусь конфигурированием и в дополнительных согласующих резисторах нет необходимости.
