Современные внутренние шины – смена приоритетов!
Среди наиболее динамично развивающихся областей компьютерной техники стоит отметить сферу технологий передачи данных: в отличие от сферы вычислений, где наблюдается продолжительное и устойчивое развитие параллельных архитектур, в «шинной» 1 сфере, как среди внутренних, так и среди периферийных шин, наблюдается тенденция перехода от синхронных параллельных шин к высокочастотным последовательным. (Заметьте, «последовательные» – не обязательно значит «однобитные», здесь возможны и 2, и 8, и 32 бит ширины при сохранении присущей последовательным шинам пакетной передачи данных, то есть в пакете импульсов данные, адрес, CRC и другая служебная информация разделены на логическом уровне 2 ).
1 Компьютерная шина (магистраль передачи данных между отдельными функциональными блоками компьютера) – совокупность сигнальных линий, объединённых по их назначению (данные, адреса, управление), которые имеют определённые электрические характеристики и протоколы передачи информации. Шины отличаются разрядностью, способом передачи сигнала (последовательные или параллельные), пропускной способностью, количеством и типами поддерживаемых устройств, протоколом работы, назначением (внутренняя, интерфейсная).
Шины могут быть синхронными (осуществляющими передачу данных только по тактовым импульсам) и асинхронными (осуществляющими передачу данных в произвольные моменты времени), а также могут использовать мультиплексирование (передачу адреса и данных по одним и тем же линиям) и различные схемы арбитража (то есть способа совместного использования шины несколькими устройствами).
2 Основным отличием параллельных шин от последовательных является сам способ передачи данных. В параллельных шинах понятие «ширина шины» соответствует её разрядности – количеству сигнальных линий, или, другими словами, количеству одновременно передаваемых («выставляемых на шину») битов информации. Сигналом для старта и завершения цикла приёма/передачи данных служит внешний синхросигнал. В последовательных же каналах передачи используется одна сигнальная линия (возможно использование двух отдельных каналов для разделения потоков приёма-передачи). Соответственно, информационные биты здесь передаются последовательно. Данные для передачи через последовательную шину облекаются в пакеты (пакет – единица информации, передаваемая как целое между двумя устройствами), в которые, помимо собственно полезных данных, включается некоторое количество служебной информации: старт-биты, заголовки пакетов, синхросигналы, биты чётности или контрольные суммы, стоп-биты и т. п. Но в свете последних достижений в «железной» сфере компьютерной индустрии малое количество сигнальных линий и логически более сложный механизм передачи данных последовательных шин оборачиваются для них существенным преимуществом – возможностью практически безболезненного наращивания рабочих частот в таких пределах, каких никогда не достичь громоздким параллельным шинам с их высокочастотными проблемами ожидания доставки каждого бита к месту назначения. Проблема в том, что каждая линия такой шины имеет свою длину, свою паразитную ёмкость и индуктивность и, соответственно, своё время прохождения сигнала от источника к приёмнику, который вынужден выжидать дополнительное время для гарантии получения данных по всем линиям. Так, к примеру, каждый байт, передаваемый через линк шины PCIExpress, для увеличения помехозащищённости «раздувается» до 10 бит, что, однако, не мешает шине передавать до 0,25 ГБ за секунду по одной паре проводов. Да, ширина последовательной шины на самом деле является количеством одновременно задействованных отдельных последовательных каналов передачи.
Все эти нововведения и смена приоритетов преследуют в конечном итоге одну цель – повышение суммарного быстродействия системы, ибо не все существующие архитектурные решения способны эффективно масштабироваться. Несоответствие пропускной способности шин потребностям обслуживаемых ими устройств приводит к эффекту «бутылочного горлышка» и препятствует росту быстродействия даже при дальнейшем увеличении производительности вычислительных компонентов – процессора, оперативной памяти, видеосистемы и так далее.
Процессорная шина
3 Кстати, именно результирующей «учетверённой» частотой передачи данных (как и в случае с «удвоенной» передачей DDR-шины, где данные передаются дважды за такт) хвастаются производители и продавцы, умалчивая тот факт, что для многочисленных мелких запросов, где данные в большинстве своём умещаются в одну 64-байтную порцию (и, соответственно, не используются возможности DDR или QDR/QPB), на чтение/запись важнее именно частота тактирования.
В архитектуре же AMD64 (и её микроархитектуре K8), используемой компанией AMD в своих процессорах линеек Athlon 64/Sempron/Opteron, применён революционно новый подход к организации интерфейса центрального процессора – здесь имеет место наличие в самом процессоре нескольких отдельных шин. Одна (или две – в случае двухканального контроллера памяти) шина служит для непосредственной связи процессора с памятью, а вместо процессорной шины FSB и для сообщения с другими процессорами используются высокоскоростные шины HyperTransport. Преимуществом данной схемы является уменьшение задержек (латентности) при обращении процессора к оперативной памяти, ведь из пути следования данных по маршруту «процессор – ОЗУ» (и обратно) исключаются такие весьма загруженные элементы, как интерфейсная шина и контроллер северного моста.
Различия реализации классической архитектуры и АМD-K8
Различия реализации классической архитектуры и АМD-K8
Ещё одним довольно заметным отличием архитектуры К8 является отказ от асинхронности, то есть обеспечение синхронной работы процессорного ядра, ОЗУ и шины HyperTransport, частоты которых привязаны к «шине» тактового генератора (НТТ), которая в этом случае является опорной. Таким образом, для процессора архитектуры К8 частоты ядра и шины HyperTransport задаются множителями по отношению к НТТ, а частота шины памяти выставляется делителем от частоты ядра процессора 4
4 Пример: для системы на базе процессора Athlon 64-3000+ (1,8 ГГц) с установленной памятью DDR-333 стандартная частота ядра (1,8 ГГц) достигается умножением на 9 частоты НТТ, равной 200 МГц, стандартная частота шины HyperTransport (1 ГГц) – умножением НТТ на 5, а частота шины памяти (166 МГц) – делением частоты ядра на 11.
В классической же схеме с шиной FSB и контроллером памяти, вынесенным в северный мост, возможна (и используется) асинхронность шин FSB и ОЗУ, а опорной частотой для процессора выступает частота тактирования 5 (а не передачи данных) шины FSB, частота же тактирования шины памяти может задаваться отдельно. Из наиболее свежих чипсетов возможностью раздельного задания частот FSB и памяти обладает NVIDIA nForce 680i SLI, что делает его отличным выбором для тонкой настройки системы (разгона).
HyperTransport — наиболее часто задаваемые вопросы.
1. Что такое технология HyperTransport?
Технология HyperTransport (ранее известная как LDT, Lightning Data Transport, сейчас часто называется просто «HT») – это разработанная консорциумом HyperTransport Technology (во главе с компанией с AMD) шина для высокоскоростной пакетной связи с низкими задержками, построенная по схеме «точка-точка», которая позволяет микросхемам передавать данные с максимальной скоростью до 41.6 Гб/c (для 32-битного варианта версии 3.0). Масштабируемость её архитектуры способна упростить внутрисистемные соединения путем замены некоторых существующих шин и мостов, а также путем снижения количества узких мест и задержек внутри системы.
  4. Совместима ли технология HyperTransport с существующими программами и операционными системами?
Да, технология HyperTransport совместима с существующими и будущими операционными системами, поскольку она на логическом уровне совместима с PCI, учтенной в перспективах развития операционных систем. Это уже было продемонстрировано в производстве систем, основанных на чипсетах NVIDIA nForce.
5. Совместима ли технология HyperTransport со стандартом Plug & Play?
Да, устройства ввода-вывода HyperTransport рассчитаны на то, чтобы использовать стандартную методологию Plug & Play, и являются совместимыми с любой операционной системой, поддерживающей стандарт PCI, на этапах загрузки, исполнения, а также на уровне драйверов.
6. На каких тактовых частотах функционирует HyperTransport?
| Версия HyperTransport Version | Год | Макс. частота HT | Макс.разрядность шины | Макс. общая полоса пропускания (bi-directional) |
| 1.0 | 2001 | 800 МГц | 32 бит | 12.8 ГБайт/с |
| 1.1 | 2002 | 800 МГц | 32 бит | 12.8 ГБайт/с |
| 2.0 | 2004 | 1.4 ГГц | 32 бит | 22.4 ГБайт/с |
| 3.0 | 2006 | 2.6 ГГц | 32 бит | 41.6 ГБайт/с |
Устройства Hyper Transport могут функционировать на разных тактовых частотах от 200 МГц до 2600 МГц. Hyper Transport использует технологию удвоенной скорости передачи данных (double data rate), передавая два бита информации за один такт и увеличивая, таким образом, скорость передачи данных. С целью облегчить оптимизацию дизайна систем, можно устанавливать разные тактовые частоты для приема и передачи данных.
7. Какова разрядность шины ввода-вывода HyperTransport?
Ввод-вывод данных в технологии HyperTransport разработан таким образом, чтобы предоставить наибольшую гибкость при проектировании, допуская разрядность шины в 2, 4, 8, 16, или 32 бита в каждом направлении. В процессе инициализации устройства автоматически распознают разрядность шины и затем функционируют соответствующим образом.
Hyper transport frequency что это
Обрати внимание, как идут дорожки на плате: от CPU отдельно идет шина к памяти и отдельно к северному
мосту (AGP-тоннель).
После того как в 1999 году AMD объявила о начале перехода к 64-разрядным вычислениям и о своей работе над архитектурой x86-64, появилась необходимость разработать новую технологию передачи информации между различными узлами системы, поскольку все существующие технологии соединения чипов не обеспечивали необходимой скорости обмена данными.
Оглянемся назад
В 2003 году Габриэль Сартори, президент консорциума HyperTransport Technology Consortium, сообщил о появлении новой модификации протокола HyperTransport Technology I/O Link Specification 1.05, а в феврале 2004 года была закончена спецификация HyperTransport Release 2.0 Specification.
Например, в чипе nForce3 от nVidia, HT используется для соединения северного и южного мостов. Там применяется 8-битное соединение на тактовой частоте 200 МГц. При этом эффективная частота шины 400 МГц, а пропускная способность 800 Мбайт/с.
Рассчитаем скорость передачи данных для указанного в примере соединения:
Поскольку HT призвана заменить существующие шины и мосты, используемые в современных матплатах, на системных платах, построенных по технологии HT, нет, привычного чипсета, состоящего из северного моста, предназначенного для высокоскоростных узлов, и южного моста, используемого для низкоскоростной периферии. HyperTransport позволяет гибко настраивать систему под конкретные цели и задачи (это большой плюс технологии). При помощи НТ-модулей можно последовательно включать в шину HyperTransport другие высокопроизводительные шины и порты. Например, для сервера легко заменить графический тоннель тоннелем шины PCI-X, а для графической станции – включить оба тоннеля одновременно.
Железо
Поскольку технология HyperTransport призвана стандартизировать и унифицировать порядок обмена данными между всеми узлами компьютера, ее реализация затрагивает все уровни передачи данных: физический (разводка контактов у чипсетов), уровень соединения (порядок инициализации и конфигурирования устройств), уровень протокола (команды протокола и правила управления потоком данных), уровень транзакций (описание управляющих сигналов) и уровень сессий (общие команды).
Северный мост теперь находится левее, между CPU и AGP, так как нет необходимости располагать его ближе к памяти.
Тактовая частота соединений может быть от 200 до 1400 МГц в зависимости от требований.
Данные
Как уже упоминалось, в технологии HT используется пакетная передача данных. При этом пакет всегда кратен 32 битам, а максимальная длинна пакета равна 64 байтам (включая адреса, команды и данные). Поскольку шина является двунаправленной, каждое соединение состоит из субсоединения «передача» (Tx) и субсоединения «получение» (Rx). При этом оба работают асинхронно. Каждое соединение может быть шириной 2, 4, 8, 16, 32 или 64 разряда в каждом направлении.
HT vs PCI Express
Как ты мог заметить, рядом с HyperTransport нигде не упоминается корпорация Intel. Дело все в том, что Intel продвигает свою технологию увеличения скорости шины периферийных устройств: PCI Express. Обе шины имеют несколько схожих черт: похожий механизм формирования запроса, похожие механизмы расстановки приоритетов, похожие возможности масштабирования.
Южный мост, по сути, не изменился.
PCI Express не совместима ни с PCI, ни с AGP, ее использование требует новых версий BIOS и новых драйверов, в то время как HT полностью совместим с текущей программной моделью PCI.
Но на самом деле все эти сравнения можно не делать, поскольку HyperTransport может быть адаптирован и к PCI Express. Проще говоря, PCI Express устройства могут быть подключены через HyperTransport.
HT в действии
Давай теперь посмотрим на HyperTransport в действии и сравним его с технологиями Intel. Классический чипсет материнской платы состоит из двух микросхем (северный и южный мосты): одна включает шину процессора, контроллер памяти, AGP и шину южного моста, вторая содержит разнообразные контроллеры ввода/вывода и контроллер шины PCI. В системах Intel используется именно такая, классическая система. Процессоры (или процессор в настольных системах) связаны с памятью через контроллер памяти, интегрированный в северный мост. В технологии HyperTransport все устройства подключены к единому host-контроллеру. Причем надо отметить то, что AMD стала интегрировать контроллер памяти в свои процессоры, а значит, он был вынесен из чипсета, что несколько ускорило работу с оперативной памятью. Таким образом, каждый процессор получил возможность иметь собственную память. Это позволяет использовать до 16 ГБ памяти (по четыре гигабайта каждому из четырех процессоров).
Кроме того, AMD решила избавиться от ограничений, налагаемых схемой с северным и южным мостами. Контроллер памяти, а также часть функций AGP (GART) теперь реализованы в процессоре. Там же находится контроллер HyperTransport. Для AGP, контроллеров ввода/вывода, контроллера PCI было создано три отдельных микросхемы: AGP tunnel, PCI-X I/O Bus Tunnel и контроллер ввода/вывода (I/O Hub). Такое разделение позволяет проектировать систему под конкретные задачи. Для работы необходим только последний контроллер (без AGP и PCI-X можно обойтись), в серверных системах вряд ли понадобится видеокарта AGP, а в настольных системах устройства PCI-X пока не востребованы. Кстати, nVidia в своем чипсете nForce3 объединила все контроллеры в одну микросхему.
Будущее
Hyper transport frequency что это
FAQ по разгону процессоров AMD
Принцип минимально безопасного разгона процессоров с шиной HyperTransport(сокращенно HT)
На примере имеем систему без разгона с такими штатными характеристиками:
Но к этому вы вернёмся чуть ниже, изучив принципы разгона.
Что-бы небыло никаких подводных камней частота шины HyperTransport всегда должна оставаться штатной по умолчанию, т.к. на этой шине работает и периферия. Ведь при разгоне этой шины увеличивается, например, задающая частота для работы HDD, что может привести к ошибкам и потере данных, а так-же выходу из строя. Аналогично касается и внешних устройств, например дискретной звуковой карты, которая может вообще не включиться или глючить на завышенной частоте HT. Напряжение на HT тоже желательно не менять со штатного, чтобы не возникли вышеописанные проблемы.
Что делать с NB при разгоне CPU?
В принципе штатный параметр частоты можно не менять, но небольшое завышение частоты, порядка 10% от штатного повредить не должно. Напряжение NB тоже лучше не изменять.
Какой должна быть частотоа ОЗУ при разгоне?
В зависимости от качества и сборки ОЗУ, она зачастую может работать на повышенных частотах и не меняя ей штатных таймингов по умолчанию. Для DDR2-800 это обычно диапазон 800-1000Mhz, поэтому планки памяти подбираются индивидуально и экспериментально. Но, чтобы наверняка и стабильно всё работало, частоты памяти и тайминги должны оставаться штатными, в данном случае на примере памяим 800Mhz 6-6-6-18 оставим эти показатели не изменёнными.
Стабильный разгон частоты процессора обычно составляет 20-30% на боксовом кулере, не изменяя напряжения на мостиках чипсетов, памяти и процессоре.
Основываясь на этих данных что мы имееем.
Вот теперь, зная эти данные можно применять разгон на практике, но в нашем случаей на приведённой выше начальной конфигурации.
Какие стресс-тесты лучше использовать?
1) Программа для нагрева процессора «OCCT-Перестройка». Для максимально возможного результата прогрева желательно использовать режим «Средняя матрица» в течении 60 минут, при этом, не желательно до результатов окончания теста использовать компьютер для других целей, во избежание возможных погрешностей теста. После завершения тестирования программа остановит тест и создаст скриншоты с результатами тестирования, которые автоматически сохранятся в каталоги программы. Внимание! Обязательно следите и мониторьте температуру CPU, сильный перегрев вышедший за рабочий диапазон может повредить процессору и компонентам компьютера, как следствие. Тестируйте с осторожностью!
Для достоверности результатов можно воспользоваться альтернативными тестами для прогрева CPU, но, наиболее эффективным стресс-тестом для современных AMD процессоров оказалась OCCT. Проверено экспериментально-опытным путём, при тестировании ряда различных экземпляров результаты оказались лучше.
Примечания и сокращения:
Список допустимых сокращений и терминов в ветке «Разгон процессоров AMD»:
Памятка:
Крайне не рекомендуется использовать тег [q] при цитировании большИх объемов информации(во избежании путаницы). Рекомендуется пользоваться тегом [i]
Hyper transport frequency что это
Войти
Авторизуясь в LiveJournal с помощью стороннего сервиса вы принимаете условия Пользовательского соглашения LiveJournal
Гиперпространственная связь: И снова об AMD HyperTransport
Про шину HT мы уже когда-то писали в «Железе». С выпуском платформы AMD Spider, включающей в себя такие компоненты, как процессоры Phenom, чипсеты 7-й серии и видеокарты семейства Radeon HD 38xx, была анонсирована и новая версия шины HyperTransport 3.0. Рассмотрим для начала, что это вообще за шина, а уж потом пройдемся и по нововведениям.
История
Архитектура AthlonXP, неплохо показывавшая себя в расчетах, имела одно очень слабое место – пропускная способность процессорной шины. Ранее шина EV6 казалась весьма неплохой, но не выдержала гонок с шиной Netburst от Intel. Максимальная частота в 200 МГц не могла удовлетворить запросы топовых процессоров. AMD приняла решение разрабатывать новую шину, LDT – Lightning Data Transport, до сих пор носящую такое название в технических документах AMD и некоторых BIOS’ах, вводя не слишком опытных юзеров в заблуждение. Технологией заинтересовались Apple Computer, Broadcom, Cisco Systems, NVIDIA и Sun Microsystems. Они основали консорциум HyperTransport (http://www.hypertransport.org). На данный момент в консорциуме состоит более 60 известнейших производителей, таких как вышеупомянутые компании, а также HP, IBM, Cray, AMI, Transmeta, VIA, SiS, Dell, Alienware, Texas Instruments, XILINX, FUJITSU и другие.
Технология
Шина HyperTransport – это высокоскоростной интерфейс типа «точка-точка», обладающий малыми задержками и предназначенный для повышения скорости соединения между встроенными узлами в компьютерах, серверах, встроенных системах, сетевом и телекоммуникационном оборудовании.
Основные плюсы – это предоставление большей, нежели у существующих решений, пропускной способности; малое время отклика и число требуемых проводников; поддержка совместимости с действующими шинами и возможность расширения для новых сетевых шин; небольшое повышение производительности периферии и прозрачность для ОС.
Шина HyperTransport совместима с такими шинами, как PCI, PCI-X, USB, FireWire, AGP 8x, InfiniBand, SPI, и Gigabit Ethernet. Начиная с версии HT 2.0, появилась совместимость с PCI Express, то есть PCI-E можно теперь просто реализовать посредством интерфейса HT.
Применение
Шина HyperTransport изначально разрабатывалась в качестве универсальной высокоскоростной шины, поэтому в нее закладывались такие характеристики, чтобы стандарт был конкурентоспособными в как можно большем количестве сфер применения.
Высокоскоростная шина для связи процессора с устройствами ввода-вывода и другими процессорами в системе – одно из таких применений. Именно для этого AMD начинала разработки. Результат оправдал ожидания – скорости шины в 3.2 ГБ/с хватало более чем. Причиной тому стал перенос северного моста в процессор, и, как следствие, отдельная шина для памяти. Фактически шин было теперь две, одна – для памяти, главного потребителя пропускной способности, вторая – для всего остального. Стоит ли говорить, что из-за этого, несмотря на неизменную пропускную способность (EV6 при частоте 200 МГц также имеет ПС в 3200 МБ/с), шина на скорость системы никак не влияла. Даже заметное (до двух с лишним раз) снижение пропускной способности HT оказывало влияние менее 1%. Это весьма красноречиво показывает потенциал масштабируемости.
Шина HT все чаще применяется для связи мостов в чипсете. Поскольку NVIDIA является одним из членов консорциума HT, то вполне логичным кажется шаг по внедрению HT в данном качестве – зачем разрабатывать свою шину, когда есть готовая? К тому же это сильно облегчает создание плат для процессоров AMD, поскольку нет нужды делать какую-либо конвертацию сигналов из одного формата в другой. Конечно, сама AMD также использует для соединения мостов шину HyperTransport там, где необходимо использовать несколько чипов.
Во второй версии скорость была увеличена еще больше, а также добавлена поддержка PCI-E, что упростило вопрос выбора между шинами. В процессорах Opteron шина служит для связи процессоров между собой и реализации архитектуры NUMA – non-uniform memory architecture, неоднородной архитектуры памяти. Речь идет о возможности чтения данных из чужой оперативной памяти. Например, когда один процессор хочет считать данные, находящиеся в оперативной памяти второго, данные передаются по шине, соединяющей процессоры. Скорость эта немалая и составляет примерно половину от скорости при работе со «своей» памятью. С помощью технологии HORUS interconnect от компании Newisys эту концепцию удалось расширить до уровня, применяемого при построении кластерных систем.
Высокоскоростная экспансия
Следующим применением являются устройства, соединяемые посредством HTX – HyperTransport eXpansion. Это разъем для соединения устройств посредством шины HT, который может быть использован для высокоскоростных устройств. Концепция AMD Torrenza, где процессоры могут соединяться как модули, может быть ярким примером такого применения. Предполагалось, что система будет конфигурироваться под задачи гибко, и с помощью разъема HTX можно либо снабдить конфиг графическими ядрами, либо процессорами для ускорения специфических расчетов (игровой физики или XML-приложений, конфигурируемые FPGA-процессоры), либо высокоскоростными контроллерами (Infiniband, Ethernet маршрутизаторы). Максимальная гибкость и универсальность достигаются за счет использования одной шины для самого большого спектра задач.
Для передачи сигналов HyperTransport используется коннектор, механически совместимый с PCI-E. Согласно спецификации, он должен быть развернут на 180 градусов относительно обычных коннекторов PCI Express, исключая возможность ошибочной установки. Ширина шины HTX составляет 16 бит, но можно реализовать и 8 бит. Стандарт HTX допускает следующие рабочие частоты – 200 МГц, 400 МГц, 600 МГц и 800 МГц. С момента принятия спецификации прошло немало времени, потому при необходимости частота может быть увеличена вплоть до уровня используемой на печатных платах. Разъем HTX идентичен разъему PCI Express, которая работает на частотах 2.5 ГГц. Такой большой запас частоты позволяет также повысить помехоустойчивость при нынешних частотах. Максимальная передаваемая через разъем HTX мощность составляет 63 Вт, что несколько меньше 75 Вт у PCI Express.
HT vs. PCI Express
Intel тем временем активно продвигает технологию PCI Express, используя ее в качестве межхабового интерфейса. На сайте HT консорциума можно найти интересный документ, касающийся сравнения этих двух шин. Конечно, можно усомниться в его объективности, но с другой стороны, компании, входящие в консорциум, активно используют PCI-E. Та же NVIDIA все свои дискретные карты выпускает именно под PCI-E.
Как подчеркивается в документе, HyperTransport – это единственная шина, которая может вставлять запросы на чтение в середину пакета данных (чередование приоритета запросов, priority request interleaving). То есть во время передачи одним устройством другое устройство может вставить в пакет запрос на чтение, и в то время, пока передача первым устройством продолжается, второе может уже принимать результат запроса (поскольку шина дуплексная, то бишь двунаправленная). Заявленная латентность на 20 нс меньше при большой загруженности шины.
Оптимизация на физическом уровне представлена использованием только одной дорожки для опорной частоты на одну восьмибитную шину, против одной на каждую линию PCI-E. У PCI-E из 10 передаваемых бит только 8 несут полезную информацию, оставшиеся 2 – служебные. Таким образом, HT на 25% эффективнее использует пропускную способность, так же как и не имеет задержек на конвертирование данных 8/10 бит (принимаемых и используемых на более высоких уровнях). Меньшее энергопотребление также заявлено в качестве плюса, хотя никаких цифр не приводится. Пропускная способность HT, с учетом потерь конвертирования 8/10 бит у PCI-E, выше на 40%.
Архитектурные различия
С точки зрения архитектуры технология HyperTransport также выглядит более выгодной, поскольку является родной для процессора и не требует сторонней системной логики для работы. PCI-E, наоборот, будучи периферийной шиной, требует для работы мост, управляющий шиной, с одной стороны, и общающийся с процессором – с другой. Intel собирается внедрить в свои будущие процессоры поколения Nehalem контроллер шины PCI Express, но насколько он будет «нативным», то есть родным архитектуре процессора, покажет время. Пока мы имеем задержку в 190 нс при работе с шиной PCI-E и около 340 нс – при небольших запросах к памяти у Intel и на 55% меньшие (ввиду отсутствия посредника – сторонней логики) – у HT-концорциума. Уже на текущий момент удалось создать сетевые адаптеры, обладающие на 64% большей производительностью в серверных приложениях, чем обычно. Тому причиной, в первую очередь, именно низкая латентность (от чего и зависят больше MPI-приложения) и, отчасти, большая пропускная способность.
Примерами таких адаптеров являются Pathscale Infinipath HTX, обещающий 1.26 мкс в MPI, и Myricom Myri-10G NIC (поддерживающий два протокола 10 Гб Ethernet и 10G Myrinet) с заявленной латентностью 2 мкс. Для примера можно привести традиционные для них 7 и 10 мкс соответственно.
Для типичных приложений, используемых в высокопроизводительных системах, разница во времени передачи пакета может составлять от 17 нс до 6.1 мкс. С учетом того, что использовались PCI-E 1.0 2,5 ГГц и HTX 800 МГц, можно понять, что хотя стандарт PCI-E и подрос до второй версии и удвоил пропускную способность, у HTX есть в запас в 3.25 раза, что с головой перекроет возможности PCI-E. Так, простой расчет показывает, что 16-битный HTX тогда будет иметь скорость, эквивалентную PCI-E 2.0 x21. Шины больше x16 (а из таковых стандартом разрешена лишь конфигурация x32) весьма редки и почти не встречаются, впрочем, как пока и серверные устройства, работающие в режиме PCI-E 2.0.
Новшества HT 3.0
Одним из самых заметных изменений может показаться возросшие тактовая частота и, как следствие, пропускная способность. С максимальной частоты в 1400 МГц (а в процессорах AMD Athlon64 s939/AM2 поддерживалась частота в 1000 МГц) она выросла до 2600 МГц. Максимальная пропускная способность повысилась до 20.8 ГБ/с (в одном направлении) супротив максимальных 11.2 ГБ/с в версии HT 2.0, что означает повышение теоретической скорости на 85%. Стали поддерживаться новые частотные режимы – 1800, 2000, 2400 и 2600 МГц.
На деле, очень интересным нововведением является возможность динамического изменения частоты шины. Как известно, частота ядер процессора не может быть ниже частоты HT. Потому снижение частоты HT «на лету» может увеличить функциональность режимов энергосбережения. Просто меняя множитель HT, мы получаем возможность снизить частоту ядер в режиме бездействия еще ниже.
Еще одной новой функцией стало динамическое конфигурирование шины. Так, одну 16-битную шину теперь можно динамически, без перезагрузки, разделить на две шины по 8 бит, или одну 8-битную на две 4-битные. Поддерживаются все возможные конфигурации вплоть до 2-битных шин. Данное новшество может быть весьма полезным в SMP – симметричных мультипроцессорных системах, где HT связывает все высокоскоростные узлы.
Автоматическое переключение DC/AC. Новый режим для передачи данных на большие расстояния (AC mode) включается при обнаружении обвязки из конденсаторов вместо старого режима с низкой латентностью (DC mode). Одно и то же устройство может работать в DC mode на малых расстояниях (до 30 см) и в AC mode на больших расстояниях.
Комбинация автоматического переключения и динамического конфигурирования шины позволяет добиться большой гибкости при построении многопроцессорных систем. В результате разработки в 2005 году разъема HTX для соединения устройств шиной HT с помощью кабеля стало возможным делать высокоскоростные устройства и даже соединять несколько печатных плат в одну систему. Так, плата Iwill DK8-HTX использует интерфейс HyperTransport и разъем HTX для соединения двух четырехпроцессорных плат в восьмипроцессорную систему, решение, безусловно, более быстрое, нежели при использовании для этого традиционного Infiniband. В режиме AC возможна передача данных на 1 метр без потери в скорости, что является достаточно большим значением для периферийных шин, а скорость – высокой для традиционных коммуникационных шин (таких как Ethernet, Infiniband, Myrinet, etc).
«Горячее подключение» (hot plugging) – весьма важная функция для устройств с интерфейсом HTX. Таковых в настольном сегменте нет вообще, а в сегменте серверном не так много, но уже все больше и больше. Учитывая, что в консорциуме HT очень много влиятельных компаний, притом, в первую очередь, в серверном сегменте, не стоит сильно сомневаться в перспективах развития и расширения числа таких устройств. Другое дело, что в настольный сегмент разработки дискретных устройств могут и не прийти, что связано только с отсутствием потребности в такой большой пропускной способности. Даже видеокарты, обладающие наивысшими скоростями из всех дискретных устройств настольной части рынка компьютеров, не получают никаких преимуществ от перехода на PCI-E 2.0, что уж говорить про другие устройства или переход на HT, обладающий меньшей латентностью и слегка большей скоростью? Так что «горячее подключение» в отношении к процессорам Phenom не представляет никакого интереса, чего не скажешь о роли этой функции в развитии HT как таковой.
Перспективы
Первая версия HT, появившаяся в AMD Athlon64, была откровенно сырой, и все производители чипсетов мучились над тем, чтобы заставить ее заработать хоть как-то. Применяли и урезанную до 8 бит шину и пониженную до 600 МГц частоту и асимметричную ширину – каждый по-своему. Быстрее и лучше всех справились с задачей VIA и NVIDIA.
Вторая версия избавилась от многих проблем и показала себя жизнеспособным решением, а не экспериментальным прототипом, как HT 1.0.
HT 3.0 уже является зрелой версией. Она избавилась от большинства, если не всех, недостатков, значительно расширила функционал и пропускную способность. Иными словами, доказала эволюцией, что может заменить и превзойти все существующие шины и стать вариантом, способным решить стоящие проблемы бутылочных горлышек в различных узлах системы или при объединении систем в одно целое.
Весьма интересной представляется перспектива использования шины не только в многопроцессорных системах, где она замечательно зарекомендовала себя с процессорами Opteron, но и при объединении таких систем в составе кластера, где масштабируемость и эффективность сильно зависит от коммуникационной подсистемы. Применение HyperTransport’а для создания крупных высокоскоростных узлов или же замена всей коммуникационной подсистемы позволили бы значительно понизить задержки и повысить скорость передачи. Поскольку используется один тип протокола – «точка-точка», то архитектурных изменений не потребуется. Учитывая, что членами HT-консорциума являются такие гиганты, как IBM, HP, Cray, Sun, ясно, что они приложат максимум усилий для изучения возможности внедрения разработок в свои продукты. А именно эти компании и составляют подавляющее большинство разработчиков суперкомпьютеров.
Итак, основными преимуществами HT являются высокая пропускная скорость, низкие затраты, низкая латентность, поддержка большинством производителей, открытость стандарта. Сможет ли Intel, разрабатывающая нечто подобное (шину QPI или CSI), превзойти своего конкурента хотя бы по нескольким параметрам? Увидим.
